Slippers worden gebruikt om gegevens op te slaan en de informatiestroom in computers en communicatieapparatuur te controleren. In tegenstelling tot een flip-flop kan een grendel zijn uitvoer wijzigen wanneer een bepaalde invoer actief is. Zowel de grendel als de flip-flop zijn verschillend. Een grendel is niveaugevoelig, terwijl de flip-flop randgevoelig is.
Je kunt een grendel en een flip-flop vergelijken door te kijken hoe ze op het ingangssignaal reageren. Een grendel verandert zijn uitvoer afhankelijk van het niveau van het invoersignaal. Het signaal aan de ingang zal hoog of laag zijn. Een flip-flop verandert zijn uitvoer volgens de overgang van het ingangssignaal. Dit betekent dat in plaats van hoog en laag, het ingangssignaal stijgend of dalend zal zijn.
Slippers hebben verschillende typen, zoals de SR-, JK-, D- en T-flip-flop. In dit artikel wordt de D-type flip-flop in detail besproken. Je kunt de D-type flip-flop ontwerpen met behulp van een SR-flip-flop. Er moet een NOT-poort worden aangesloten tussen de S- en R-ingangen van de D-type flip-flop, en beide ingangen zijn met elkaar verbonden. U kunt de D-type flip-flop gebruiken in plaats van SR-flip-flops, voor deze configuratie heeft u alleen de SET- en RESET-status nodig.
Snel overzicht:
- Wat is een D-type flip-flop?
- D-type flip-flopcircuit
- Timingdiagram
- Waarheidstabel voor de D-type Flip-Flop
- Master-slave-configuratie van D-type flip-flop
- Master-slave D-type flip-flopcircuit
- D-type flip-flop voor frequentieverdeling
- D Flip-flops terwijl gegevens worden vergrendeld
- Transparante gegevensvergrendeling
- D-type flip-flop IC's
- Conclusie
Wat is een D-type flip-flop?
Een flip-flop van het D-type (Delay-flip-flop) is een geklokt digitaal circuitelement met twee stabiele toestanden. Dit type flip-flop gebruikt een vertraging van één klokcyclus aan de ingang. Hierdoor kunt u meerdere D-type flip-flops in cascade aansluiten om vertragingscircuits te creëren. D-type flip-flops hebben verschillende toepassingen, vooral in digitale televisiesystemen.
D-type flip-flopcircuit
Een eenvoudige D-type Flip-Flop bevat vier ingangen en twee uitgangen. Deze ingangen zijn:
1. Gegevens
2. Klok
3. Instellen
4. Opnieuw instellen
De twee uitgangen van een D-type flip-flop zijn logisch omgekeerd ten opzichte van elkaar. De ingangsgegevens kunnen logisch 0 (laagspanning) of logisch 1 (hoogspanning) zijn. Het klokingangssignaal synchroniseert de flip-flop met een extern signaal. De twee ingangen ingesteld en gereset worden op een laag logisch niveau gehouden. Een flip-flop van het D-type heeft twee mogelijke toestanden. Wanneer de data-ingang (D) van de flip-flop 0 is, wordt de flip-flop gereset en resulteert dit in een uitvoer van 0. Wanneer de data-ingang (D) 1 is, wordt de flip-flop ingesteld en resulteert dit in een uitgang van 1.
Het is belangrijk op te merken dat de D-type flip-flop anders is dan een D-type grendel. Een D-type grendel vereist geen kloksignaal, maar een D-type flip-flop heeft een kloksignaal nodig om de status te veranderen.
Je kunt een D-type flip-flop construeren met een paar SR-grendels. Voor een enkele data-ingang tussen de S- en R-ingangen is ook een omgekeerde verbinding nodig. De S- en R-ingangen kunnen niet tegelijkertijd hoog of laag zijn. Een belangrijk hoogtepunt van een D-type flip-flop is dat deze een grendel kan creëren, die gegevensinformatie kan opslaan en vasthouden. U kunt deze grendeleigenschap van een D-type flip-flop gebruiken om een vertragingscircuit te creëren en de gegevens te verwerken wanneer dat nodig is. D-type flip-flops worden voornamelijk gebruikt in frequentiedelers en data-latches.
Timingdiagram
Laten we het timingdiagram van links naar rechts doornemen:
- Aan het begin van het timingdiagram wordt de Q is aanvankelijk LAAG. Wanneer de SET kortstondig HOOG wordt, Q wordt HOOG en blijft HOOG. Aan de andere kant, wanneer de RESET kortstondig HOOG wordt, Q wordt LAAG en blijft LAAG.
- Veranderingen in DATA van LAAG naar HOOG hebben geen invloed op de Q . De uitvoer reageert niet op DATA-wijzigingen. In de stijgende flank van de eerste klokpuls, aangezien DATA HOOG is, Q wordt HOOG. Hoewel de DATA even teruggaat naar LAAG en vervolgens weer naar HOOG. Dit alles heeft geen invloed op de Q . In de stijgende flank van de tweede klokpuls zijn de DATA nog steeds HOOG, en de Q blijft ook HOOG.
- Op weg naar de stijgende flank van de derde klokpuls, wanneer DATA LAAG is, Q wordt LAAG. In de vierde en vijfde klokpulsen, waarbij de DATA LAAG blijven, Q blijft ook LAAG bij elke stijgende flank. Eindelijk, wanneer de stijgende flank komt, zijn de DATA HOOG, en Q gaat ook naar HOOG.
Merk op dat de Q is altijd het tegenovergestelde van Q . De SET-ingang kan de uitgang op elk moment HOOG maken. Op dezelfde manier kunt u de RESET-ingang gebruiken om de uitgang LAAG te zetten wanneer u maar wilt.
Waarheidstabel voor de D-type Flip-Flop
D-type flip-flop-karakteristieken kunnen worden geschreven met behulp van de D-flip-flop-waarheidstabel. In de waarheidstabel kunnen we zien dat we één invoer hebben, namelijk D. Op dezelfde manier hebben we slechts één uitvoer, namelijk Q(n+1).
| CLK | D | V(n+1) | Staat |
| – | 0 | 0 | RESET |
| – | 1 | 1 | SET |
In de kenmerkentabel van een D-type flip-flop hebben we twee ingangen, D en Qn. De kenmerkentabel heeft één uitgang Q(n+1).
Uit het logicadiagram van het D-type kunnen we concluderen dat de Qn en Qn’ twee complementaire uitgangen zijn. Deze twee uitgangen fungeren ook als ingangen voor Gate 3 en Gate 4. Dus de Qn, die de huidige toestand van de flip-flop is, wordt als ingang beschouwd en de Q(n+1), die de volgende toestand van de flip-flop is. zal als output worden beschouwd.
| D | Qn | V(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Met behulp van de karakteristieke tabel van D-type flip-flops kunnen we de K-map Booleaanse expressie schrijven vanuit een K-map met 2 variabelen.
Master-slave-configuratie van D-type flip-flop
Om het gedrag van een D-type flip-flop te verbeteren, kunnen we een tweede SR-flip-flop toevoegen aan het einde van de D-type flip-flop-uitgang. Dit zal resulteren in het activeren van een complementair kloksignaal vanaf de uitgang van een D-type flip-flop. Als gevolg hiervan zal een Master-Slave D-type flip-flop worden gevormd. Wanneer de voorflank (van laag naar hoog) van het kloksignaal komt, wordt de ingangsvoorwaarde bij de master-flip-flop vergrendeld. Terwijl de uitgang van de master-D-type flip-flop wordt gedeactiveerd.
Op soortgelijke wijze zal, wanneer de achterflank of dalende flank (van hoog naar laag) van het kloksignaal arriveert, de slaaf van de tweede trap worden geactiveerd. Wanneer de klokpuls van hoog naar laag gaat (tijdens een negatieve puls), verandert de uitvoer. U kunt de Master-Slave D-type flip-flops ontwerpen door de twee grendels in cascade te plaatsen, waarbij beide tegengestelde klokfasen hebben.
Master-slave D-type flip-flopcircuit
Vanuit het D-type Master-Slave-circuit kun je dus zien hoe de master-flip-flop gegevens van de D-ingang laadt wanneer de klokpuls stijgt in het D-type Master-Slave-circuit. Hierdoor draait de meester door. Op de tweede flank (dalende flank) van de klokpuls zal de slave-flipflop nu de gegevens laden en de slave AANzetten.
Over het geheel genomen zal deze configuratie ertoe leiden dat de ene flip-flop altijd AAN is, terwijl de andere UIT staat. Merk op dat de uitgang Q van deze master-slave-flip-flop-configuratie alleen de waarde van D zal vastleggen wanneer een volledige klokpulscyclus wordt toegepast. Deze volledige cyclus moet zowel een voorlopende als een dalende flank bevatten in de configuratie 0-1-0.
D-type flip-flop voor frequentieverdeling
U kunt de D-type flip-flop ook gebruiken als frequentiedelercircuit. Verbind de D-flip-flop-uitgang Q rechtstreeks met de ingang D. Hierdoor ontstaat een terugkoppelingssysteem met gesloten lus. Voor elke twee cycli van klokpulsen wordt de bistabiele schakeling omgeschakeld.
De Data Latch kan ook functioneren als een binaire deler of frequentiedeler. Dit zal resulteren in het creëren van een deel-door-2-tellercircuit. Dit betekent dat de uitgangsfrequentie wordt gehalveerd ten opzichte van de klokpulsfrequentie.
Met een feedbacklussysteem rond de D-type flip-flop, kunt u ook verschillende soorten flip-flopcircuits creëren, zoals T-type flip-flops, ook wel bekend als T-type bistabiele flip-flops. Deze T-type flip-flop in binaire tellers kan werken als een deel-door-twee-schakeling, zoals hieronder geïllustreerd.
Uit de bovenstaande golfvorm kunnen we concluderen dat wanneer de uitgang Q wordt gegeven als feedback aan de ingangsterminal D, de frequentie van de uitgangspulsen bij Q precies gelijk zal zijn aan de helft (ƒ/2) van die van de ingangsklokfrequentie (ƒ IN ). Met andere woorden, dit circuit bereikt de frequentiedeling door de ingangsfrequentie te delen door een factor twee. Q gaat eens in de twee klokcycli naar 1.
D Flip-flops terwijl gegevens worden vergrendeld
D-flip-flops kunnen samen met de frequentieverdeling ook fungeren als datagrendels. Een Data Latch is een apparaat dat de gegevens op de invoer vasthoudt of terugroept. Het werkt feitelijk als een single-bit geheugenapparaat. U kunt gemakkelijk IC's vinden zoals de TTL 74LS74 of de CMOS 4042 in Quad-formaat. Deze IC's zijn speciaal ontworpen voor het vergrendelen van gegevens.
Om een 4-bits datagrendel te construeren, verbindt u de vier 1-bits gegevensgrendels met elkaar. Zorg er ook voor dat de klokingangen van al deze 1-bit data-latches met elkaar zijn verbonden en gesynchroniseerd. Hieronder ziet u een gegeven 4-bit data-latchcircuit.
Transparante gegevensvergrendeling
In de elektronica en digitale circuits vindt u de talrijke toepassingen van Data Latch. Met Data Latch kunt u buffering, I/O-poortbeheer, bidirectioneel busrijden en displayrijden beheren. Het is zo ontworpen dat het u bij beide een zeer hoge uitgangsimpedantie geeft Q en de complementoutput ervan Q . Dit zal resulteren in het minimaliseren van impedantie-effecten op aangesloten circuits.
Meestal zul je merken dat enkele 1-bit data-latches niet vaak worden gebruikt. De in de handel verkrijgbare IC's integreren meerdere individuele datagrendels (4, 8, 10, 16 of 32) in één enkel pakket. Een voorbeeld is de 74LS373 Octale transparante vergrendeling van het D-type.
Hierbij kunt u denken aan de 74LS373 als een apparaat dat er acht heeft D-type slippers in het. Elke flip-flop heeft een data-ingang D en een uitgang Q . Wanneer de klokingang (CLK) HOOG is, zal de uitgang van elke flip-flop overeenkomen met de data-ingang. Dit betekent dat de gegevensinvoer transparant of zichtbaar is voor de uitvoer. In deze open toestand is het pad van D invoer voor Q de uitvoer is transparant. Hierdoor kunnen gegevens ongehinderd doorstromen, vandaar dat de naam transparante grendel wordt gegeven.
Aan de andere kant, wanneer het kloksignaal LAAG is, sluit de grendel. De uitgang bij Q wordt vergrendeld op de laatste waarde van de aanwezige gegevens voordat het kloksignaal verandert. Op dit punt, Q verandert niet langer als reactie op D .
D-type flip-flop IC's
Er zijn verschillende soorten D-flip-flop-IC's beschikbaar in zowel TTL- als CMOS-pakketten. De 74LS74 is een van de veelgebruikte opties die u kunt overwegen. Dit is het Dual D-flipflop-IC dat twee individuele bistabiele D-types in één enkele chip bevat. Hiermee kunt u single- of master-slave-toggle-flip-flops maken.
Er zijn ook enkele andere D-type flip-flop IC-circuits beschikbaar, zoals de 74LS174 HEX D-flip-flop met een directe heldere ingang. Een ander D-flip-flop-IC is de 74LS175 Quad D-flip-flop met complementaire uitgangen. De 74LS273 Octal D-type flip-flop heeft in totaal 8 D-type flip-flops. Al deze acht flip-flops hebben een duidelijke input. Al deze ingangen zijn in één pakket aangesloten.
Conclusie
De D-type Flip-Flop kan worden ontworpen met behulp van de twee back-to-back SR-grendels. Tussen de S- en R-ingangen wordt ook een omvormer gebruikt. Hierdoor wordt een enkele D-ingang (data) uitgevoerd. Je kunt een tweede SR-flipflop toevoegen aan een standaard D-type flip-flop. Dit zal de werking van de D-type flip-flop verbeteren. Deze SR-flipflop kunt u aansluiten op de uitgang van de D-type flip-flop. Het werkt alleen als het kloksignaal tegengesteld is aan het originele signaal. Deze configuratie staat ook bekend als de Master-Slave D-flip-flop.
Zowel de D-type grendel als een D-type flip-flop zijn verschillend. De Latch heeft geen kloksignaal, terwijl de D-type flip-flop een kloksignaal bevat. De D-flip-flop is een randgetriggerd apparaat. De invoergegevensoverdracht wordt geregeld met behulp van de stijgende of dalende klokflank. Aan de andere kant zijn datagrendels, net als de datagrendel en transparante grendel, de niveaugevoelige apparaten.