Sequentieel logisch circuit
Sequentiële logische circuits zijn de combinatorische logische circuits met geheugeneenheden. Deze circuits zijn niet volledig afhankelijk van de ingangstoestanden om de uitgang te leveren. Het zijn bi-state logische circuits, wat betekent dat deze circuits de output constant op een hoge ‘1’ of een lage ‘0’ kunnen houden, zelfs als de inputs in de loop van de tijd veranderen. De uitgangsstatus kan alleen worden gewijzigd door toepassing van een triggerpuls in sequentiële circuits.
De basisweergave van een sequentieel circuit wordt hieronder weergegeven:
Classificaties van sequentiële circuits
Sequentiële circuits zijn verdeeld op basis van hun triggertoestanden, zoals hieronder vermeld:
- Gebeurtenisgestuurde sequentiële circuits
Ze behoren tot een familie van asynchrone sequentiële logische circuits. Ze zijn klokloos en kunnen onmiddellijk werken zodra er input wordt ontvangen. De uitvoer verandert onmiddellijk bij invoercombinatie. - Klokgestuurde sequentiële circuits
Ze behoren tot een familie van synchrone sequentiële logische circuits. Deze sequentiële circuits zijn klokgestuurd. Het betekent dat ze een kloksignaal nodig hebben om met invoercombinaties te werken en uitvoer te produceren. - Pulsgestuurd sequentieel circuit
Deze sequentiële circuits kunnen klokgestuurd of klokloos zijn. In feite combineren ze eigenschappen van zowel gebeurtenis- als klokgestuurde sequentiële circuits.
De term 'synchroon' betekent dat een kloksignaal de toestanden van het sequentiële circuit kan veranderen zonder een extern signaal toe te passen. Bij asynchrone circuits is een extern ingangssignaal nodig om het circuit te resetten.
De term ‘cyclisch’ betekent dat een deel van de output als feedbackpad wordt teruggekoppeld naar de input. ‘Niet-cyclisch’ is echter het tegenovergestelde van cyclisch, wat betekent dat er geen feedbackpaden zijn in de sequentiële circuits.
Voorbeelden van sequentiële circuits – grendels en flip-flops
Zowel grendels als flip-flops zijn sequentiële circuits, met bepaalde verschillen in hun werkingsprincipes. Een grendel bevat geen kloksignalen voor het activeren van toestanden, terwijl de flip-flops kloktriggering vereisen, zoals weergegeven in onderstaande afbeelding:
De bovenstaande afbeelding vertegenwoordigt SR-latch en SR-flip-flop. In het geval van de flip-flop hierboven wordt een klokpuls weergegeven.
SR-flipflop
Een SR-flipflop is net als een SR-latch, met een extra klokfunctie. De kloktrigger zorgt ervoor dat de flip-flop aan staat, en de flip-flop gedraagt zich dood als er geen klokpuls is.
Het blokdiagram van SR Flip Flop wordt hieronder weergegeven:
Schakelschema
SR-flipflops zijn in principe samengesteld uit NAND-poorten, net als SR-latch. Er wordt echter een klokingang aangegeven tussen de eerste twee NAND-poorten om de kloktriggering aan te geven, zoals hieronder aangegeven:
Waarheidstabel
De waarheidstabel bevat alle vier mogelijke invoercombinaties op S & R-terminals, samen met twee uitgangsstatussen, Q & staat hieronder weergegeven:
De klokingang wordt altijd op E=1 gehouden om de werking van de SR-flipflop mogelijk te maken. De vier combinaties van inputs en outputs worden hieronder besproken:
1: Wanneer S=0, R=1 (ingesteld):
De uitgang Q bereikt een hoge status wanneer S=0 en R=1
2: Wanneer S=1, R=0 (Reset):
De uitgang Q wordt nul terwijl uitgang Q’=1 wanneer S=1 & R=0.
3: Wanneer S=1, R=1 (geen verandering):
De uitvoer blijft in de vorige staat zoals opgeroepen door de SR-flipflop.
4: Wanneer S=0, R=0 (onbepaald):
De uitgangen zijn onbepaald omdat beide ingangen laag zijn.
Schakelschema
Het SR-flip-flop-schakeldiagram kan hieronder worden uitgezet voor hoge en lage toestanden van ‘S’- en ‘R’-ingangen met uitgangen. Het schakelschema lijkt in orde totdat beide ingangstoestanden naar ‘0’ gaan en de uitgangen ongeldig worden. Na de ongeldige toestand wordt de SR-flipflop instabiel, terwijl de ene uitgang sneller kan schakelen dan de andere, wat resulteert in onbepaald gedrag.
Soorten SR-flipflop:
SR-flipflops kunnen worden gebouwd met EN-, NAND- en NOR-poort. De configuratiedetails samen met waarheidstabellen van elk type worden hieronder besproken.
1- Positieve NAND Gate SR-flipflop
Positieve NAND-poort-flip-flop voegt twee extra NAND-poorten toe aan de standaard SR-flip-flop. De positieve NAND-poort schakelt over naar het instellen en resetten van toestanden door een hoge invoer toe te passen in plaats van lage invoer in de standaard SR-flip-flop. Met andere woorden, een ingang van '1' op de 'S'-terminal zal een ingestelde status bieden, terwijl een ingang van '1' op de 'R'-terminal een resetstatus zal bieden.
Bovendien doet zich nu het geval van een ongeldige toestand voor wanneer beide ingangen hoog zijn, terwijl beide nulingangen geen verandering in de uitgangen hebben.
2-NOR Gate SR-flipflop
SR-flipflops kunnen ook worden geconstrueerd met behulp van twee NOR-poorten. Deze configuratie werkt vergelijkbaar met de configuratie van positieve NAND-poorten. De instel- en resetstatussen worden geactiveerd door een hoge puls of '1' in plaats van een lage puls of '0' in de standaard SR-flip-flopconfiguratie. De waarheidstabel toont dezelfde uitgangstoestanden als de positieve NAND-poort SR-flip-flop.
SR-flipflop met 3 klokken
Geklokte SR-flipflops krijgen hun input van twee EN-poorten. Een van de ingangen van de EN-poort is het ingangssignaal voor de aansluitingen van de SR-flipflop, terwijl de tweede ingang klok of vrijgave is. Klokpuls speelt een belangrijke rol in deze configuratie. De klokpuls kan twee extra NAND-poorten schakelen om naar behoefte in of uit te schakelen voor een betere controle over de uitgangsstatus. Wanneer de vrijgave-ingang ‘EN’ hoog is, leveren alle NAND-poortfuncties uitvoer. Wanneer de vrijgave-ingang ‘EN’ laag is, worden de twee extra NAND-poorten losgekoppeld en worden eerdere toestanden opgeroepen door de SR-flipflop.
Toepassing – Schakel debounce-circuit
SR-flipflops zijn edge-triggerd en schakelen vrij soepel van toestand. Ze kunnen het stuiteren van mechanische schakelaars elimineren. Het fenomeen stuiteren treedt op wanneer de externe mechanische schakelaar de interne contacten niet volledig bedient en de contacten stuiteren voordat ze worden gesloten of geopend. Dit proces creëert een reeks ongewenste signalen die onverwacht logische poorten kunnen activeren voordat de daadwerkelijke ingangen worden toegepast.
In de debounce-configuratie van de schakelaar zijn de contacten van de mechanische schakelaar verbonden met de instel- en reset-aansluitingen van een standaard SR-flipflop, zoals hieronder weergegeven:
Omdat SR-flipflops flankgetriggerd zijn, telt de startingangsstatus mee voor het genereren van uitvoer, ongeacht latere fluctuaties in de invoer. Zelfs als er een reeks gesloten-open-toestanden optreedt als gevolg van het stuiteren van de schakelaar, zoals hieronder weergegeven, zal de uitvoer nog steeds één vloeiende puls zijn.
Conclusie
Sequentiële logische circuits verschillen van combinatorische circuits op basis van geheugeneenheden. Deze logische circuits zijn ook afhankelijk van de eerdere ingangstoestanden, samen met de huidige ingangstoestanden. Deze circuits kunnen hun uitgangsstatus op een hoog of laag niveau houden, zelfs als de ingangen in de loop van de tijd veranderen. Het meest voorkomende voorbeeld van sequentiële logische circuits zijn SR-flipflops. Ze zijn net als SR-latch met extra geheugeneenheden.